PCIe / XDMA社区未闭环原帖 9 个回答 · 443 次浏览|器件：Vivado 2023.2 / UltraScale+ GTY
一句话结论：建议改用PCIe IP而非手动DRP改GTY/CPLL配置
DRP改CPLL配置后触发复位，仿真中CPLL无法锁定
帖中未明确；官方回复指出直接用GT Wizard跑PCIe非官方支持用法，应改用PCIe IP
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001fqN22KAE/use-vivado-20232-gty-to-run-pcie-gen12-gty-use-c