fpga.love
EN App
知识库›AMD 社区问答速查›Aurora

Aurora 相关问答

社区里带 Aurora 标签的 5 条问答，按原帖浏览量排序，逐条给出中文要点与原帖链接。

BUFG_GT_SYNC与TX_OUT_CLK驱动不可布放错误
改用共享逻辑的user_clk_out直连逻辑后问题解决
JESD204与Aurora IP的LOC约束冲突如何解决？
在顶层xdc中覆盖CHANNEL原语LOC约束可修正布局，但critical warning仍存在
两个Aurora核共享RefClk无法布局布线
两版Vivado均报部分布线错误，根因未确定
IP Integrator与综合将chip2chip接口宽度从32位改为64位
Compact 2:1支持情况与ID及WUSER宽度参数相关，属已知行为
Alveo U50引脚分配与文档矛盾
帖中未给出结论，两份参考信息矛盾未解决

相关标签

Vivado 3GTY 1IP Integrator 1Alveo U50 1pin_assignment 1constraints 1LOC 1

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（3373 条）