封装与引脚约束已闭环原帖 9 个回答 · 596 次浏览|器件：Vivado 2018.1 / JESD204B IP / Aurora 64b66b IP（错误码：12-2285）
一句话结论：在顶层xdc中覆盖CHANNEL原语LOC约束可修正布局，但critical warning仍存在
自动生成的LOC约束过于宽泛，误作用于JESD204B收发器，导致critical warning和布局不一致
Aurora IP自动生成的bd_main_aurora_64b66b_0_0_gt.xdc中LOC约束过于通用，同时匹配到JESD204B IP的收发器
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hphVfSAI/jesd204-aurora-ip-incompatible-ip-loc-constraint
相关标签：JESD204B · Aurora · LOC · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查