驱动与中断已闭环原帖 2 个回答 · 1.43K 次浏览|器件：Vivado / Aurora IP / GTH / MPSoC（错误码：Place 30-754）
一句话结论：改用共享逻辑的user_clk_out直连逻辑后问题解决
实现阶段报Place 30-754不可布放错误，BUFG_GT_SYNC与其驱动未放在可布放的站点对中
设计错误地在tx_out_clk_0/1后串联实例化BUFG_GT，且未使用核心内共享逻辑提供的user_clk_out
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006lmQ5SSAU/place-30754-unroutable-placement-error-what-are-
这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：
该问题涉及的器件系列（点进去看同系列其他踩坑记录）：
Zynq UltraScale+ / MPSoC →相关标签：BUFG_GT · Aurora · Place30-754 · user_clk_out
就这个问题继续问 AI → ← 返回 AMD 社区问答速查