Virtex UltraScale+ 排障速查

Virtex UltraScale+（XCVU 系列，含 VCU118、VU9P/VU13P）。这里汇总社区中 16 条明确涉及该系列的问答要点。

该系列在 ALINX 在售板卡共 6 款：ACVU9 V1.0、AXVU13F、AXVU9F、AXVU9G、HEA09 V1.0、HEA13 V1.0

下面的要点取自 AMD 客户社区中明确涉及该系列的帖子，按主题归类；同系列其他板卡踩过的坑基本通用。

DDR / MIG 2 条

XCVU440双DDR4校准随机失败如何解决

怀疑SSN导致校准随机失败，建议做SSN分析并降低IO动态功耗

DDR / MIG · DDR4 · Calibration · SSN · XCVU440

双DDR4 Block Design中ddr4_1引脚未分配报Mig 66-99

疑似缺少引脚分配XDC，建议用Example Design生成XDC

DDR / MIG · DDR4 · Mig 66-99 · XDC · Block Design · Mig 66-99

Flash 与启动 2 条

Vivado综合报DRC MDRV-1多重驱动如何解决

建议将SPI数据端口声明为inout而非input

Flash 与启动 · Vivado · DRC MDRV-1 · inout · axi qspi · DRC MDRV-1

Vivado Lab tool 烧录 ISSI IS25WP01G 失败

问题已通过 Service request 解决，将在 2024.2 版本修复

Flash 与启动 · Vivado · QSPI · Flash · IS25WP01G · 1677319, 26214410

AXI 互联 / Stream 2 条

AXI Interconnect或AXI2APB能否用超时防止软件崩溃

AXI Interconnect无超时机制，需用ATB、AXI Firewall或ePort Timeout Block；AXI2APB超时可返回SLVERR

AXI 互联 / Stream · AXI_Interconnect · AXI2APB · AXI_Firewall · timeout

Virtex Ultrascale+ 中如何使用 AXI4 Lite IFIP (PG155)？

IPIF 当前不存在，建议用 Create and Package New IP 向导生成 AXI4 外设源码

AXI 互联 / Stream · AXI4-Lite · IFIP · Vivado · IP-Packaging

Vivado 报错与许可 2 条

DFX中Critical Warning 20-2294恢复引脚失败含义

该警告可能因不同网表边界处引脚存在差异而报告

Vivado 报错与许可 · DFX · Vivado · Critical Warning · Ultrascale+ · Designutils 20-2294

Vivado综合失败无报错如何解决

移除未使用的DDR4 IP块后综合成功

Vivado 报错与许可 · Vivado · synthesis · IP · DDR4

综合与实现 2 条

DFX时Verilog模块无法创建分区定义怎么办？

需先确认顶层是RTL还是BD，BD顶层应参考UG909流程

综合与实现 · DFX · Partial Reconfiguration · Vivado · Block Design

post-synthesis工程跑Implement报错17-69如何处理

按链接方法加入XCI并补齐edf后错误消失

综合与实现 · Vivado · post-synthesis · Implement · edf · Common 17-69

其他 2 条

XCKU11P核心电压超规格5%会先失效什么

测试未触发失效，未超绝对最大电压，预计不会损坏

其他 · XCKU11P · voltage · overvoltage · reliability

VCU118 PGOOD红灯且VCCINT不工作如何解决

多数情况下重新烧录电源控制器可解决该供电问题

其他 · VCU118 · VCCINT · power · debug-checklist

时序与实现 1 条

同一设计两个bit文件一个能跑一个不能跑的原因？

问题未定位，需进一步排查CDC约束与false path设置

时序与实现 · CDC · bitstream · timing · false_path

PCIe / XDMA 1 条

XCVU2P Tandem PCIE动态重配置区GTF无法约束

升级到Vivado 2024.2后手动框选可正常包含COM和CHAN

PCIe / XDMA · DFX · Pblock · GTF · Tandem PCIe

其他 1 条

如何生成MIPI-DPHY IP的示例设计

通过右键XCI文件选择Open IP Example Design即可生成示例设计

其他 · MIPI-DPHY · Vivado · Example Design · IP

其他 1 条

BPI Flash启动时DDR4 MIG校准失败如何解决

增加CCLK周期至127可解决该校准失败问题

其他 · DDR4 · MIG · BPI Flash · CCLK

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（1191 条）