fpga.love

EN App

知识库›AMD 社区问答速查›Virtex Ultrascale+ 中如何使用 AXI4 Lite IFIP

Virtex Ultrascale+ 中如何使用 AXI4 Lite IFIP (PG155)？

AXI 互联 / Stream已闭环原帖 3 个回答 · 419 次浏览|器件：Vivado / Virtex Ultrascale+ / MicroBlaze

一句话结论：IPIF 当前不存在，建议用 Create and Package New IP 向导生成 AXI4 外设源码

现象

在 Vivado 中找不到 AXI4 Lite IFIP (PG155) IP 模块

根因

帖中未明确；回答称 IPIF 当前不存在，AR 62549 的补丁老旧无用

可尝试的处理步骤

使用 Vivado IP Packaging 功能中的 Create a new AXI4 peripheral 生成源码（参考 UG1118 第3章）

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E000079pQGMSA2/i-want-to-use-axi4-lite-ifip-pg155-april-2016-in

相关资料

该问题涉及的器件系列（点进去看同系列其他踩坑记录）：

Virtex UltraScale+ →

VitisNetP4 的 AXIS 用户元数据未保持到 tlast Vivado Validate Design 因层级BD含AXI_Interconnect失败 AXI4-Stream互联仅M00输出流，如何让其他主接口收数据

相关标签：AXI4-Lite · IFIP · Vivado · IP-Packaging

就这个问题继续问 AI → ← 返回 AMD 社区问答速查