fpga.love
EN App
知识库›AMD 社区问答速查›Versal

Versal 排障速查

Versal ACAP(XCVC/XCVP 系列,含 VCK190、VMK180)。这里汇总社区中 18 条明确涉及该系列的问答要点。

该系列在 ALINX 在售板卡共 1 款:AXVP1502P

下面的要点取自 AMD 客户社区中明确涉及该系列的帖子,按主题归类;同系列其他板卡踩过的坑基本通用。

DDR 校准与 MIG 3 条

Versal DDR校准失败CAL_STAGE.08_F0_WRITE_LATENCY_CAL
按教程修改XDC引脚交换后DDRMC通过校准
DDR 校准与 MIG · Versal · LPDDR4 · DDR_Calibration · XDC · CAL_STAGE.08_F0_WRITE_LATENCY_CAL
VCK190出厂SD卡镜像DDR校准失败
镜像可能不匹配板卡变体,需确认板卡版本
DDR 校准与 MIG · VCK190 · DDR calibration · SD card image · board variant
VPK120 DDR校准失败F0_LPDDR4_CS_CA_TRAIN
问题仍在排查中,等待XTP703测试结果分析
DDR 校准与 MIG · VPK120 · DDR Calibration · Versal · XTP703 · F0_LPDDR4_CS_CA_TRAIN

UltraScale+ / MPSoC 3 条

VP120 CPM AXI Bridge RC模式EP重上电后DMA读失败
EP重上电后RC到EP的DMA失败,根因未确认,可尝试检查cq_np_req或去掉中断初始化
UltraScale+ / MPSoC · Versal · CPM · PCIe · DMA
Versal ACAP Transceivers Wizard 如何配置4通道12G-SDI仅RX模式
改用LCPLL/RPLL混合配置可传递参数,2022.1版本无此问题
UltraScale+ / MPSoC · Versal · SDI · Transceivers · Vivado
Vitis下载程序报PLM Error 0x326如何解决
0x326疑为IDCODE不匹配,需核对器件型号
UltraScale+ / MPSoC · Vitis · Versal · PLM · IDCODE · 0x326

SD 卡与文件系统 2 条

resnet50_waa_aie的run.sh为何仅支持32 AI引擎配置
需查看错误日志或V++日志确认是否为资源不足
SD 卡与文件系统 · Vitis-AI · DPUCVDX8G · VCK190 · resnet50_waa_aie
VCK190 SD1 LS启动:部分microSD卡启动失败(BootROM 0x22B)
问题未解决,需进一步收集第二块板测试及U-Boot mmc信息
SD 卡与文件系统 · VCK190 · Versal · SD boot · BootROM · 0x22B

其他 2 条

Versal ACAP 电源过压损坏是否会传导至 IO
过压极具破坏性,损坏是否波及 IO 只能按概率评估,无法确认
其他 · Versal · VCCINT · VCCO · EOS
XCVP1902的VCCIO电源引脚定义冲突?
硬件设计以AM013引脚定义为准,PDM分组仅用于功耗估算
其他 · VCCIO · pinout · power · XCVP1902

AXI / DMA 1 条

VMK180 XDMA C2H tready不拉高如何解决
需置位0x3060寄存器C2H bypass in使能位后tready才正常
AXI / DMA · XDMA · C2H · Descriptor Bypass · VMK180

PCIe / XDMA 1 条

VP1202 CPM设为Gen4x16时PCIe无法link成功
回答1称对RC和EP各复位一次后Gen4x16可link成功
PCIe / XDMA · Versal · CPM · PCIe · LTSSM

DDR / MIG 1 条

VCK190 DDR4不可纠正错误能否软重启A72
默认仅打印错误信息,需修改PLM代码才能实现软复位
DDR / MIG · Versal · PLM · DDR4 · error-handling · DDRMC_MC_NCR

HLS 综合 1 条

BD 5-390 找不到 HLS IP 定义怎么办?
帖中仅解释 VLNV 含义,未给出解决该报错的方法
HLS 综合 · Vivado · VLNV · IP-Packager · HLS · BD 5-390

Vivado 报错与许可 1 条

VCK190集成DPU时aiecompiler设备名报错如何解决
替换compile_ip.csh.221中的-device参数为-platform后问题解决
Vivado 报错与许可 · DPU · VCK190 · aiecompiler · Vitis · aiecompiler 75-674, aiecompiler 75-676

ILA 在线调试 1 条

VERSAL添加调试网络或ILA IP时报错如何解决?
缩短工程路径长度后问题解决
ILA 在线调试 · VERSAL · ILA · Vivado · IP_Flow · IP_Flow 19-3805

其他 1 条

MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决
建议按数据手册核对 IO 位置规则,尤其是 BITSLICE0 相关约束
其他 · MIPI · ADVWIZIO · VCK190 · IO · ADVWIZIO-2

其他 1 条

V80 GTM DRP时钟用BD22引脚导致实现报错如何解决
改用CIPS IP的PL Fabric Clock作为GTM DRP时钟后成功生成device image
其他 · Vivado · Versal · CIPS · GTM

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(1191 条)