fpga.love
EN App
知识库›AMD 社区问答速查›PCIe / XDMA

PCIe / XDMA 排障速查

PCIe 链路、XDMA 驱动与识别。这里汇总社区中 43 条相关问答的中文要点,按原帖浏览量排序。

涉及错误码:BD 41-237、Board 49-26、Common 17-1548、DRC REQP-52、Package not supported、SLVERR、TIMING-54、VRFC 10-2991、Vivado 12-4739、exit code 1、labtools 27-3165、undefined symbol: _ZN13PolyProcessorC1Ev 等 14 个

XDMA驱动BAR配置与DDR读写失败
问题源于FPGA设计,BAR0无法读写DDR
XDMA · BAR · DDR · FPGA · XDMA
Zynq MP上OpenAmp R5与A53间回显延迟约4.5ms是否正常
回显延迟约4.5-5ms,是否正常帖中无结论
OpenAmp · Zynq MP · R5 · A53 · Zynq MP / petalinux + vitis 2021.1
AXI-PCIe驱动probe失败如何解决?
连接interrupt_out到PS中断并使能PL-PS中断端口后问题解决
PCIe · Zynq · device-tree · interrupt · Zynq 7030 / AXI-PCIe bridge IP / Petalinux · -22
Vivado 2018.3 是否有 AR#72992 补丁?
官方建议升级至 2020.1/2020.2,2018.3 补丁经 ezmove 私下提供
Vivado · PS-GTR · PCIe · SATA · Vivado 2018.3 / Zynq UltraScale+ MPSoC/RFSoC
如何在仿真中修改PL_EQ_BYPASS_PHASE23以启用均衡阶段2和3?
仿真中不建议使用XSDB写该寄存器,帖中未给出最终方案
PCIe · Versal · PL_EQ_BYPASS_PHASE23 · XSDB · PCIe Versal ACAP controller
Vitis裸机项目构建时readelf路径错误如何解决?
问题未解决,仅确认多个系统项目均复现该错误
Vitis · readelf · baremetal · bif · Vitis / Zynq Ultrascale+
Vitis 2022.2 启动 A53 裸机程序报 can't read "map"
帖中未给出有效解决方案,问题仍未解决
Vitis · KRIA26 · A53 · xsct · Vitis 2022.2.0 / Vivado 2022.2.0 / KRIA26 SOM / A53 · can't read "map": no such variable
Versal IBIS-AMI 在 Sigrity 中 PCIe Gen5 眼图闭合
问题未解决,发帖人请求技术支持协助完成仿真
PCIe Gen5 · IBIS-AMI · Versal · Sigrity · Cadence Sigrity System SI 17.4-2019 / Versal
xpm_async_fifo 实现报 Vivado 12-4739 错误
帖中仅复述报错与相关 Tcl 片段,未给出解决方案
xpm_async_fifo · Vivado · set_false_path · timing_constraints · Vivado 2020.1 / vu440 · Vivado 12-4739
UltraScale+ PCIe示例设计仿真elaborate失败
官方复现默认示例仿真无报错,问题原因未定位,已发送可正常仿真的工程归档
PCIe · UltraScale+ · Vivado · Simulation · Vivado 2021.2 / UltraScale+ Integrated Block (PCIE4) v1.3 (Rev.15) · USF-XSim-62, Vivado 12-4473, VRFC 10-2991, VRFC 10-1219, XSIM 43-3322
Modelsim编译XilinxCoreLib报UNISIMS未知标识符
建议先用compile_simlib编译仿真库再编译XilinxCoreLib
ModelSim · XilinxCoreLib · unisim · compile_simlib · ModelSim SE 10.1a · vcom-1136
CPM4 NOC时钟无法连接到AXI NOC
这是Vivado 2022.1的已知bug,可通过修改aclk0属性连接,并将在2022.2修复
Vivado · CPM4 · AXI NOC · clock · Vivado 2022.1
KD240/KR260/K260上LWIP Echo Server PHY无法初始化怎么办?
需手动将image recovery中的PHY初始化代码加入lwip echo server
lwip · PHY · KD240 · ADIN1300 · KD240/KR260/K260 / Vitis / lwip213_v1_1
Alveo U55C 在 Dell R750 Riser 1 插槽不稳定
更新 Dell 服务器固件后相同测试环境未再出现 HW error
Alveo U55C · Dell R750 · PCIe · firmware · Dell PowerEdge R750 / Alveo U55C / Vivado 2023.1 · TIMING-54
PetaLinux 如何支持 DP RX 子系统
需参考旧版 dp-modules 设备树示例自行移植,官方已移除相关文档
petalinux · dp-rx · device-tree · dma · PetaLinux 2022.1
Kintex-7 移除 PCIe 逻辑后 MGT TX 引脚实现报错如何避免
未驱动信号不能放在 GT 专用引脚,改约束到未用 IO 可完成构建
Kintex-7 · PCIe · GTX · Vivado · Vivado 2019.1 / Kintex-7
AXI4主接AXI4-Lite从时ID_WIDTH不匹配报错
建议改用AXI SmartConnect IP替代AXI InterConnect IP
AXI · BD 41-237 · SmartConnect · Vivado · Vivado / AXI InterConnect / AXI SmartConnect · BD 41-237
VCU118如何搭建基础PCIe AXI-Lite接口
需将板卡插入主机PCIe插槽,loopback板不能用于主机通信,可考虑XDMA
PCIe · VCU118 · XDMA · AXI-Lite · VCU118 / Vivado / Windows
z7035 pcie_7x tandem prom布线报17-1548
告警疑为脚本foreach循环过多,与驱动感叹号无关,根因未确认
PCIe · tandem prom · Vivado · 17-1548 · Z7035 / pcie_7x IP · Common 17-1548
AXI-PCIe Bridge 从端口为何偶发 SLVERR?
帖中仅指向 AXI 规范与 PG055 所列场景,未给出具体根因
AXI · PCIe · SLVERR · PG055 · Artix7 / AXI Memory Mapped to PCIe Gen2 v2.9 · SLVERR
1G/2.5G AXI Ethernet Subsystem IP 与 lwIP 裸机编译失败
该问题在多个版本复现,帖中尚无解决方案
lwIP · AXI Ethernet · Vitis · baremetal · Vitis 2022.2 / Vivado 2022.2 / KCU105(2020.2)
Vitis 2021.2 仿真报符号查找错误
帖中未给出根因或解决方案
Vitis · emulation · symbol lookup error · undefined symbol · Vitis 2021.2 · undefined symbol: _ZN13PolyProcessorC1Ev
AER非致命错误后桥头日志TLP头如何分析?
帖中仅追问症状,未给出分析结论
AER · PCIe · TLP · DPC
Petalinux 编译设备树失败,TSN IP 中断未连接?
设备树生成失败,帖中未给出明确根因与解决方案
Petalinux · device-tree · TSN · xsct · Petalinux 2020.2 / zynq_generic / ps7_cortexa9_0 · exit code 1
U280加速卡在Dell R7525服务器上无法装入PCIe插槽
需确认服务器riser配置是否匹配U280的物理尺寸
U280 · Alveo · PCIe · Riser · Alveo U280 / Dell EMC R7525
Vivado实现阶段AXI PCIe报DRC REQP-52如何解决
GTGREFCLK不允许使用,需检查REFCLK是否经BUFG驱动
Vivado · PCIe · GTGREFCLK · DRC · Vivado / AXI PCIe / GTXE2_CHANNEL · DRC REQP-52
Vivado下载PL报labtools 27-3165错误怎么办
提问者被建议查阅两个相关旧帖,帖中未给出明确结论
Vivado · labtools · Zynq · startup · Vivado 2018.4 / XC7Z045FFG676 · labtools 27-3165
PCIe IP 1Dword读的CC_DESC与CC_TKEEP如何取值
CC_DESC计数为1时CC_TKEEP为1F,payload起始位置不同则相应调整
PCIe · pg213 · CC_TKEEP · CC_DESC · Xilinx PCIe IP (pg213),512bit AXIStream,128-bit地址对齐模式
PCB已生产但PCIE引脚顺序错误如何调整
可通过place_design的tcl.pre脚本重排引脚,但部分芯片PCIe通道规则严格可能不允许交换
PCIE · place_design · GTYE4 · pin_order
Vivado 2017.2 中 Arty A7-100 拖入 DDR3 时板卡加载卡住
问题未解决,版主建议改用最新版 Vivado
Vivado · Arty A7-100 · DDR3 · board_files · Vivado 2017.2 / Arty A7-100 · Board 49-26
xczu4ev配置PCIe Endpoint模式后petalinux启动崩溃
Endpoint模式下nwl_pcie_probe触发SError导致启动崩溃,原因未明
PCIe · Endpoint · PetaLinux · ZynqMP · xczu4ev / Vivado / PetaLinux / 内核5.4.0 · 0xbf000002
如何在xc7a100tfgg676-1上用BLOCK 213实现PCIe端点?
帖中未给出可行结论,仅列出约束片段
PCIe · xc7a100t · GTPE2 · constraints · xc7a100tfgg676-1
ZCU106 VCU PCIe工程升级后Petalinux无法启动
重新生成包含FPGA比特流的BOOT.bin后启动成功
ZCU106 · VCU · Petalinux · BOOT.bin · Vivado 2021.2→2023.1 / ZCU106 / Petalinux
X3522网卡报unknown header type 7F错误如何解决
原因未定,建议禁用iommu并提交支持案例
X3522 · PCIe · SR-IOV · iommu · X3522 NIC · unknown header type 7F
Tandem PROM PCIe示例仿真报startup_i未声明
问题未解决,仅询问了Vivado版本和仿真器
Tandem PROM · PCIe · VRFC 10-2991 · simulation · Virtex UltraScale+ / PCIE IP / Vivado · VRFC 10-2991
VPSS缩放裸机代码无法正常工作如何排查
建议检查AXI4 Stream to Video out状态端口与视频流时钟频率
VPSS · AXI4-Stream · baremetal · Vitis · Vitis Embedded Development & SDK
构建应用工程时报Package not supported错误
帖中未给出明确结论
Vitis · build error · embedded application · Vitis · Package not supported
VP1202 CPM设为Gen4x16时PCIe无法link成功
回答1称对RC和EP各复位一次后Gen4x16可link成功
Versal · CPM · PCIe · LTSSM · VP1202 / Vitis / VPK120
XCVU2P Tandem PCIE动态重配置区GTF无法约束
升级到Vivado 2024.2后手动框选可正常包含COM和CHAN
DFX · Pblock · GTF · Tandem PCIe · Vivado 2023.2 / 2024.2 / 2026.1 / XCVU2P
XDMA驱动在Ubuntu20.04下写文件报Unknown error 512
多用户复现Linux下XDMA失败,升级Vivado未解决,根因未定
XDMA · Linux · PCIe · error512 · Ubuntu20.04 / RHEL7.9 / Vivado2021.2 / XDMA · 512
OpenAMP应用构建报架构不匹配错误如何解决
R5固件应以0644权限安装,A53应用才用0755
OpenAMP · PetaLinux · QA · firmware · PetaLinux 2018.3 / ZCU102 · QA Issue: Architecture did not match (ARM, expected AArch64)
KR260裸机应用写AXI GPIO报sctlr_el3读取错误
写AXI GPIO触发sctlr_el3读取错误,根因未确认
KR260 · AXI GPIO · bare metal · sctlr_el3 · Vivado 2022.1 / Vitis / KR260 Robotics Kit · Memory read error at 0x0. Cannot read 'sctlr_el3'
Petalinux下PL PCIe x2作为根复合体BAR配置问题
BAR分配成功但Hailo驱动加载仍失败,根因未确定
PCIe · Petalinux · BAR · XDMA · Vivado 2021.1 / Ultrascale+ MPSoC / Petalinux

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(1191 条)