PCIe / XDMA社区未闭环原帖 9 个回答 · 748 次浏览|器件：Vitis / Zynq Ultrascale+
一句话结论：问题未解决，仅确认多个系统项目均复现该错误
生成bif文件时readelf报路径错误，但不中断构建
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000075BQejSAG/why-do-i-get-a-readelf-error-in-my-build-due-to-
相关标签：Vitis · readelf · baremetal · bif
就这个问题继续问 AI → ← 返回 AMD 社区问答速查