fpga.love
EN App
知识库›AMD 社区问答速查›Vitis编译平台报XilSleepTimer_Init未定义引用

Vitis编译平台报XilSleepTimer_Init未定义引用

Zynq PS 配置社区未闭环原帖 9 个回答 · 751 次浏览|器件:Eclypse Z7 / ZYNQ 7000 / Vitis 2024.2(错误码:undefined reference to `XilSleepTimer_Init')

一句话结论:检查BSP库勾选并清理重建平台可尝试解决

现象

编译平台时出现XilSleepTimer_Init和XTime_GetTime未定义引用,无法运行示例

根因

帖中未明确;回答推测可能是BSP未勾选所需库(xiltimer),或路径过长导致文件找不到

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5Pd00000jZXUEKA4/vitis-fails-to-compile-the-platform-undefined-re

相关资料

如何将节点锁定Vivado许可证迁移到另一台电脑?Zynq7000 NAND 如何启用 BCH 软件 ECC?改MIO16 IO标准为CMOS2v5能修复Tx信号完整性吗?

相关标签:Vitis · ZYNQ7000 · BSP · xiltimer

就这个问题继续问 AI → ← 返回 AMD 社区问答速查