fpga.love

EN App

知识库›AMD 社区问答速查›VIP

VIP 相关问答

社区里带 VIP 标签的 5 条问答，按原帖浏览量排序，逐条给出中文要点与原帖链接。

Modelsim PE 仿真 Zynq-7000 VIP 内存分配失败

改用 Vivado Simulator 可解决内存分配失败，升级 2018.1 并调整顶层结构后问题关闭

Zynq-7000 VIP后门写OCM经ACP读失败

发帖人称已自行找到问题，但未说明具体原因

Vivado中AXI4 Stream包文件报错且axi4stream_vip_if无法识别

建议将工程目标语言改为Verilog尝试解决，结果未反馈

Zynq7000与MPSoC VIP仿真示例设计问题

帖中未给出明确原因或解决方案

如何在testbench中更改PS访问DDR的M_AXI端口

属VIP地址检查缺陷，需手动改VIP禁用地址检查

相关标签

simulation 2 Zynq-7000 2 Zynq7000 1 BRAM 1 Modelsim 1 OCM 1 Vivado 1 AXI4-Stream 1 SystemVerilog 1 ZynqMPSoC 1

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（3373 条）