fpga.love
EN App
知识库›AMD 社区问答速查›如何在testbench中更改PS访问DDR的M_AXI端口

如何在testbench中更改PS访问DDR的M_AXI端口

ILA 在线调试已闭环原帖 9 个回答 · 205 次浏览|器件:ZCU216 / Zynq UltraScale+ PS-E VIP v1_0_15 / 2023.2(错误码:ZYNQ_MPSoC_BFM_ERROR)

一句话结论:属VIP地址检查缺陷,需手动改VIP禁用地址检查

现象

VIP read_burst报Master Address(0x1000000000)超出范围

根因

VIP的check_master_address默认地址范围未包含扩展的40bit范围,AMD确认是当前VIP的问题,直到2025.1都无修复

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5Pd00000kkSGZKA2/how-do-i-change-in-the-test-bench-the-maxi-port-

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK?

相关标签:VIP · M_AXI · ZynqMPSoC · UVMF

就这个问题继续问 AI → ← 返回 AMD 社区问答速查