fpga
.love
首页
AI问答
行业资讯
视频
期刊
开发工具
开源项目
知识库
EN
App
知识库
›
AMD 社区问答速查
›
pipeline
pipeline 相关问答
社区里带
pipeline
标签的
5
条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。
降低XDC工作频率能解决WNS为负吗?
不应靠改XDC频率掩盖问题,应修改设计满足时序
Vitis HLS 中 loop_merge 与 pipeline 导致协同仿真失败
疑似 pragma 相关 bug,已有人表示将上报
ap_memory 接口调度错误
帖中未给出结论,问题仍待分析
Vitis HLS 中 pipeline 与 expression_balance 同时使用导致协同仿真失败?
官方确认可复现,属 Vitis HLS bug,将修复
VC707上312.5MHz IP时序不收敛如何解决
建议增加流水线寄存器拆分11级逻辑以改善时序
相关标签
timing closure
2
Vitis HLS
2
co-simulation
2
XDC
1
HLS
1
BRAM
1
VC707
1
只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。
← 返回 AMD 社区问答速查(1676 条)