fpga.love

EN App

知识库›AMD 社区问答速查›Vitis HLS 中 pipeline 与 expression_balanc

Vitis HLS 中 pipeline 与 expression_balance 同时使用导致协同仿真失败？

HLS 综合已闭环原帖 9 个回答 · 382 次浏览|器件：Vitis HLS v2020.02 / v2022.02

一句话结论：官方确认可复现，属 Vitis HLS bug，将修复

现象

两个函数分别加 pipeline 和 expression_balance off 后协同仿真失败，注释任一 pragma 即通过

根因

帖中未明确（官方回复称可复现，应为 bug，将修复）

可尝试的处理步骤

对 func_1 应用 pipeline pragma
对 func_20 应用 expression_balance off pragma
用 Vitis HLS v2020.02 和 v2022.02 分别综合并运行协同仿真
注释其中一个或两个 pragma 后重新运行协同仿真

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005wRfsOSAS/bug-report-cosimulation-failed-occurred-in-both-

相关资料

Vivado HLS运行报错找不到fast_accel实现目录 BD 5-390 找不到 HLS IP 定义怎么办？HLS dataflow 实现 FIFO 时 cosim 报 C TB post check failed

相关标签：Vitis HLS · co-simulation · pipeline · expression_balance

就这个问题继续问 AI → ← 返回 AMD 社区问答速查