fpga.love
EN App
知识库›AMD 社区问答速查›MPSOC

MPSOC 相关问答

社区里带 MPSOC 标签的 5 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

MPSOC QSPI X8 dual parallel模式Vitis无法烧写flash
Xilinx未对QSPI X8 dual parallel模式做限制,根因未明确
XAZU3EG MPSOC 运行 hello world 时 FSBL 退出断点未命中超时
问题未解决,仍在寻求调试方向
DPU两个数据端口接同一MPSoC端口会有问题吗
可以工作但可能出现性能问题,具体原因帖中未详细说明
MPSoC PL_clk1输出124.998MHz导致Validate-Design失败如何解决
通过修正REF_CLK小数精度或手动编辑MPSoC属性可解决频率不匹配
MPSOC JTAG启动FPGA及独立应用访问PL失败
问题与Vitis调试器无关,疑为时钟毛刺导致IP锁死

相关标签

DPU 1AXI_Interconnect 1FSBL 1DDR 1JTAG 1clock 1Vivado 1QSPI 1Vitis 1flash 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(1676 条)