fpga.love
EN App
知识库›AMD 社区问答速查›DPU

DPU 相关问答

社区里带 DPU 标签的 9 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

DPU链接时clk_out3时钟ID应为6还是3?
平台时钟ID需与DPU-TRD的prj_config_104_2dpu中[clock]段匹配
VCK190集成DPU时aiecompiler设备名报错如何解决
替换compile_ip.csh.221中的-device参数为-platform后问题解决
Zynq-7000上运行DNNDK报DPU内存耗尽
根因是CONFIG_FORCE_MAX_ZONEORDER限制,帖中未给出具体解决步骤
自定义ZYNQMP板运行Vitis AI找不到dpu.xclbin
加patch重build后问题仍未解决,帖中无最终结论
Vitis添加DPU后show_dpu报错如何解决
安装VART后问题仍未解决,帖中无最终结论
xczu19eg上DPU超过250MHz为何出现时序问题
250MHz非硬限制,时序问题多与资源布局约束有关,可用report_qor_assignment定位
ZCU102运行resnet50时DPU控制器报错
帖中未给出明确根因和解决方案
DPU两个数据端口接同一MPSoC端口会有问题吗
可以工作但可能出现性能问题,具体原因帖中未详细说明
替换VCK190预构建SD卡文件后resnet18失败
替换文件后DPU未正确加载,xbutil报No devices found,问题未解决

相关标签

Vitis-AI 3PetaLinux 2VCK190 2Vitis 2ZynqMP 1AXI_Interconnect 1ZCU104 1xclbin 1timing 1Zynq-7000 1ZCU102 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(1191 条)