fpga.love
EN App
知识库›AMD 社区问答速查›JESD204

JESD204 相关问答

社区里带 JESD204 标签的 5 条问答，按原帖浏览量排序，逐条给出中文要点与原帖链接。

JESD PHY引脚分配导致布局错误
引脚分配方案不可实现，需将合并的JESD_PHY引脚放到同一GTH通道
xcku11p-ffve1517-1-e 上 JESD204 7.2 配置问题
核仅验证至12Gbps，-1器件GTH限12.5Gb/s，可切GTY但15Gbps仍困难
JESD PHY IP概率性CPLL未锁定如何排查？
增大cpll_cal_period/tolerance后CPLL可锁定，但原理未明，根因仍未确定
Hardware Manager 打开时 ILA 初始化报错
需排查时序、连接及 ILA 自由运行时钟与 JTAG 频率
XCKU115能否将16条JESD lane跨左右MGT列映射？
回答2强烈不建议该pinout，认为跨左右列实现单条16-lane JESD204接口很可能不可行

相关标签

GTH 1pin_assignment 1Vivado 1Kintex UltraScale 1pinout 1GTY 1Kintex UltraScale+ 1ILA 1Hardware Manager 1timing 1timing closure 1

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（6071 条）