fpga.love
EN App
知识库›AMD 社区问答速查›XCKU115能否将16条JESD lane跨左右MGT列映射？

XCKU115能否将16条JESD lane跨左右MGT列映射？

时序与实现社区未闭环原帖 9 个回答 · 306 次浏览|器件：Kintex UltraScale XCKU115-1FLVA1517I

一句话结论：回答2强烈不建议该pinout，认为跨左右列实现单条16-lane JESD204接口很可能不可行

现象

需将16条JESD lane分配到MGT-L的126/127/128与MGT-R的231 bank，担心接收时序问题

根因

帖中未明确；回答2指出MGT REFCLK布线按列（南北向）分布，无法跨左右列布线，且JESD204 PHY通常要求lane位于同一时钟区域或列内以满足偏斜与时序要求

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd000015Bt88KAC/in-kintex-ultrascale-fpga-xcku1151flva1517i-is-t

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签：JESD204 · MGT · Kintex UltraScale · pinout

就这个问题继续问 AI → ← 返回 AMD 社区问答速查