以太网与网络社区未闭环原帖 9 个回答 · 319 次浏览|器件：Vivado 2024.2 / xczu6eg-1ffvb1156（错误码：0x1C）
一句话结论：增大cpll_cal_period/tolerance后CPLL可锁定，但原理未明，根因仍未确定
概率性PLL Status=0x1C（CPLL未锁定）、RESET=0x81持续复位，导致数据接收异常
帖中未明确；回复指出CPLL不锁可能与GT refclk、复位未释放或QPLL/CPLL配置有关，时序未收敛亦被提及
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd000010HPoHKAW/jesd-phy-ip-%E6%A6%82%E7%8E%87%E6%80%A7%E5%87%BA
相关标签：JESD204 · CPLL · GT Refclk · Timing Closure
就这个问题继续问 AI → ← 返回 AMD 社区问答速查