封装与引脚约束已闭环原帖 9 个回答 · 707 次浏览|器件：Kintex-7 Ultrascale / xcku085-flva1517 / Vivado
一句话结论：引脚分配方案不可实现，需将合并的JESD_PHY引脚放到同一GTH通道
实现阶段出现placement错误，JESD PHY引脚分配无法实现
帖中未明确；回答指出引脚分配方案不可实现，同一JESD_PHY实例合并时相关引脚须分配到同一GTH通道
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpMKJSA2/placement-errors-in-jesd-phy-pin-assignments
相关标签：JESD204 · GTH · pin-assignment · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查