封装与引脚约束已闭环原帖 2 个回答 · 380 次浏览|器件：Vivado / XC7A35T-1CSG324I
一句话结论：125G属正常安装体积；引脚延迟需靠设计约束定义，芯片无独立引脚延迟参数
用户想为XC7A35T-1CSG324I生成封装引脚延迟，发现Vivado安装需约125G硬盘空间
Vivado为IDE且各组件相互关联，难以只装所需部分，故安装体积大；且此类芯片本身不存在独立的引脚延迟参数
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005ZOh7YSAT/i-am-trying-to-install-the-free-version-of-the-v
该问题涉及的器件系列（点进去看同系列其他踩坑记录）：
Artix-7 →相关标签：Vivado · IBIS · pin_delay · installation
就这个问题继续问 AI → ← 返回 AMD 社区问答速查