fpga.love
EN App
知识库›AMD 社区问答速查›DPHY

DPHY 相关问答

社区里带 DPHY 标签的 5 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

MIPI CSI2 RX DPHY 无高速数据/时钟输出
问题未解决,怀疑为 D-PHY 信号电平/IO buffer 配置问题,待示波器确认
MIPI DSI DPHY 生成比特流报 DRC PDCN-2706 如何解决
根因未确认,建议先检查 IO 约束与 OOC/Global 综合设置
生成的DPHY IP实现时需指定约束文件吗?
MIPI D-PHY TX数据与时钟lane无需额外约束,需检查HP IO bank是否被多个IP共用
VU19P DPHY V4.3 MIPI TX 连接 Orin 报 LP control 错误
问题原因未确定,帖中无有效解答
不用MIPI RX IP解析MIPI差分信号时引脚约束报红
需确认器件与工具版本,红色可能表示管脚不支持MIPI DPHY

相关标签

MIPI 3UltraScale+ 1MIPI-CSI2 1Genesys2 1ILA 1MIPI DSI 1Vivado 1pin_constraint 1Zynq UltraScale+ 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(5909 条)