Block Design 与 IP Integrator社区未闭环原帖 8 个回答 · 168 次浏览|器件：XA Zynq UltraScale+ MPSoC / xazu3eg-sfvc784-1-i / 2022.02
一句话结论：需确认器件与工具版本，红色可能表示管脚不支持MIPI DPHY
PIN CONSTRANCE报红，I/O standard显示为红色
帖中未明确；有回答称I/O standard为红色说明这些管脚不支持MIPI DPHY
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001Ta8SiKAJ/%E5%9C%A8%E4%B8%8D%E4%BD%BF%E7%94%A8mipirx-ip%E7
相关标签：MIPI · pin_constraint · Zynq_UltraScale+ · DPHY
就这个问题继续问 AI → ← 返回 AMD 社区问答速查