DMA 传输已闭环原帖 5 个回答 · 441 次浏览|器件：Questasim 2021.2.1 / Vivado 2021.1 / VC709
一句话结论：去掉-family选项重编全部器件库后仿真通过
编译Virtex 7库无错，行为仿真报SIP_PCIE_3_1、SIP_GTHE3_CHANNEL未定义
预编译库未包含所需模型；GTHE3属UltraScale系列，按V7的-family选项编译库导致模型缺失
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006VGfhHSAT/when-i-modelsim-xdma-of-vc709-using-questasim202
该问题涉及的器件系列（点进去看同系列其他踩坑记录）：
Virtex-7 →相关标签：XDMA · Questasim · compile_simlib · secureip
就这个问题继续问 AI → ← 返回 AMD 社区问答速查