fpga.love

EN App

知识库›AMD 社区问答速查›Microblaze IP 行为仿真报端口子类型不匹配

Microblaze IP 行为仿真报端口子类型不匹配

Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 427 次浏览|器件：Vivado 2020.2 / VCS 2019.06-SP1-1（错误码：SIMERR_PORTMISMATCH）

一句话结论：帖中未给出结论，仅提问是否需调整 compile_simlib 选项

现象

编译仿真库后运行 Microblaze 行为仿真报 subtype mismatch 错误

根因

帖中未明确

可尝试的处理步骤

使用 compile_simlib -simulator vcs -simulator_exec_path {$VCS_PATH} -gcc_exec_path {$GCC_PATH} -family virtexu -language all -library unisim -dir {$PATH} -force 编译仿真库

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006micUKSAY/i-am-unable-to-run-behavioural-simulations-on-th

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：Vivado · VCS · MicroBlaze · compile_simlib

就这个问题继续问 AI → ← 返回 AMD 社区问答速查