fpga.love
EN App
知识库›AMD 社区问答速查›clock-domain-crossing

clock-domain-crossing 相关问答

社区里带 clock-domain-crossing 标签的 5 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

AXI QSPI跨时钟路径建立时间违例如何修复
该路径疑似跨时钟域,需先判断其性质再选择约束方式
如何在block design中更改自定义IP的时钟域
需断开AXI接口连接后运行automation让工具插入CDC逻辑,400MHz时序难达成
PS到PL的FCLK时钟是否同步及如何约束
PS各FCLK间无保证相位关系,需同步时钟时应经单个FCLK驱动PL内MMCM/PLL生成
FPGA时钟从320MHz升到400MHz时为何时序要求变为1.2ns?
1.2ns源于跨时钟域路径的最短沿间隔,并非400MHz时钟周期
MIPI DPHY的core clk与txbyteclkhs是否异步及如何约束
HS mode下DPHY与Controller同步,第三方Controller需自行做跨时钟域处理

相关标签

timing 3Vivado 2Block Design 1AXI 1false_path 1set_max_delay 1MIPI DPHY 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(6179 条)