fpga.love
EN App
知识库›AMD 社区问答速查›HLS导出AXI Lite IP后无输出怎么办

HLS导出AXI Lite IP后无输出怎么办

HLS 综合社区未闭环原帖 4 个回答 · 351 次浏览|器件：HLS 2022.1

一句话结论：帖中仅建议先验证co-sim是否正常，未给出结论

现象

使用using_axi_lite示例导出IP后接入电路，有输入但收不到输出，无报错

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005mjoFESAY/to-learn-hls-i-tried-to-use-the-given-examples-o

相关资料

Vivado HLS运行报错找不到fast_accel实现目录BD 5-390 找不到 HLS IP 定义怎么办？HLS dataflow 实现 FIFO 时 cosim 报 C TB post check failed

相关标签：HLS · AXI_Lite · IP_Export · CoSimulation

就这个问题继续问 AI → ← 返回 AMD 社区问答速查