AXI / DMA已闭环原帖 6 个回答 · 532 次浏览|器件：VMK180 Evaluation Platform / XDMA IP
一句话结论：需置位0x3060寄存器C2H bypass in使能位后tready才正常
s_axis_c2h_0_tready仅拉高约50ns后一直为0，C2H数据无法上传
Versal与XUKP器件寄存器不同，Descriptor Bypass模式需先置位0x3060寄存器的bypass in使能位（C2H ch0为bit16），该位未在公开手册和寄存器表中
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008gIqMMSA0/%E5%9F%BA%E4%BA%8Evmk180-evaluation-platform%E8%
该问题涉及的器件系列（点进去看同系列其他踩坑记录）：
Versal →相关标签：XDMA · C2H · Descriptor Bypass · VMK180
就这个问题继续问 AI → ← 返回 AMD 社区问答速查