fpga.love
EN App
知识库›AMD 社区问答速查›Kintex UltraScale

Kintex UltraScale 排障速查

Kintex UltraScale(XCKU 系列,含 KU040/060/115)。这里汇总社区中 14 条明确涉及该系列的问答要点。

该系列在 ALINX 在售板卡共 19 款:ACKU040 V2.0/V3.0、ACKU060 V2.0/V3.0、ACKU095 V1.0、ACKU15 V2.0、ACKU15-D V1.0、ACKU15S V1.0、ACKU3 V2.0、ACKU5 V1.1、AXKU040、AXKU041、AXKU042、AXKU062、AXKU095、AXKU115、AXKU15、AXKU15-D、AXKU15S、AXKU3、AXKU5

下面的要点取自 AMD 客户社区中明确涉及该系列的帖子,按主题归类;同系列其他板卡踩过的坑基本通用。

DDR 校准与 MIG 3 条

MIG报错:内存接口Bank必须连续
需重新设计板卡或飞线修改,无法通过设置强制Vivado按现状布线
DDR 校准与 MIG · MIG · DDR4 · Pinout · PG150
Kintex UltraScale DDR4 32位数据线加ECC如何生成Pad报告
帖中未给出32位数据线加ECC的可行方案,校准失败后能否访问内存也未明确
DDR 校准与 MIG · DDR4 · MIG · ECC · Calibration
Kintex UltraScale HP Bank DDR4的VREF引脚如何连接?
VREF引脚需经500Ω或1kΩ电阻接GND,推荐各Bank或各MIG分别连接。
DDR 校准与 MIG · Kintex UltraScale · DDR4 · VREF · HP Bank

DDR / MIG 2 条

DDR4参考时钟BUFGCE-MMCM布局次优报错如何解决
加CLOCK_DEDICATED_ROUTE约束或将参考时钟改为differential均可
DDR / MIG · Vivado · DDR4 · CLOCK_DEDICATED_ROUTE · Place30-716 · Place 30-716
编译ddr4_model报xmvlog保护源码错误
多人复现同一加密源码编译错误,帖中未给出解决方案
DDR / MIG · DDR4 · Xcelium · Vivado · protected source · *E,ERRIPR

ILA 在线调试 2 条

Vivado JTAG配置报错但FPGA编程成功
FPGA实际编程成功但Vivado报错断开,根因未确定
ILA 在线调试 · Vivado · JTAG · Kintex Ultrascale · configuration · Labtools 27-3165
Vivado报无可用目标且jsn1可能被锁定怎么办
关闭防火墙或排除vvgl.exe可解决部分用户问题,原提问者未确认解决
ILA 在线调试 · Vivado · hw_server · JTAG · Firewall · Labtoolstcl 44-494

UltraScale+ / MPSoC 2 条

UltraScale xcku040烧录bin文件失败
建议先仅烧录不校验并尝试x1模式排查
UltraScale+ / MPSoC · UltraScale · Vivado · SPI Flash · programming
Vivado 2020.2 对 xcku040 报许可证不支持错误
回答认为许可证文件缺少对应特性,Vivado 可能无需该许可证
UltraScale+ / MPSoC · Vivado · License · Kintex UltraScale · FlexLM · -5,346

其他 2 条

两个Aurora核共享RefClk无法布局布线
两版Vivado均报部分布线错误,根因未确定
其他 · Aurora · GTY · RefClk · Vivado
更换器件后Block Design被锁定如何解决
需重新生成IP以匹配新器件,但含PS的IP无法直接迁移
其他 · block design · IP locked · part change · synthesis

时序与实现 1 条

Kintex Ultrascale+ 775到387.5MHz跨时钟域同步时序不收敛
改用Performance实现策略后时序通过,但根因未确认
时序与实现 · CDC · timing · MMCM · implementation

其他 1 条

XCKU11P核心电压超规格5%会先失效什么
测试未触发失效,未超绝对最大电压,预计不会损坏
其他 · XCKU11P · voltage · overvoltage · reliability

其他 1 条

XCKU060差分引脚A13/A12如何配置为单端
A13/A12为HP Bank 66差分引脚,可分配单端信号并设LVCMOS18
其他 · XCKU060 · LVCMOS18 · pin-assignment · single-ended · BIVB-1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(1191 条)