fpga.love
EN App
知识库›AMD 社区问答速查›Zedboard实现后时序仿真失败与ILA总线偏斜约束问题

Zedboard实现后时序仿真失败与ILA总线偏斜约束问题

时序与实现社区未闭环原帖 9 个回答 · 291 次浏览|器件：Vivado / Zynq Zedboard

一句话结论：建议审查设计约束，约束不足可能导致设计无法正常工作

现象

综合优化移除部分逻辑，实现后时序仿真出现高阻z且输出错误，板上ILA看不到期望输出

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008YmwopSAB/zynq-zedboard-issues-in-post-implementation-timi

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签：Vivado · Zynq · ILA · timing simulation

就这个问题继续问 AI → ← 返回 AMD 社区问答速查