fpga.love
EN App
知识库›AMD 社区问答速查›Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无

Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

时序与实现社区未闭环原帖 2 个回答 · 753 次浏览|器件:Spartan-6 FPGA LX9 MicroBoard / ISE / XPS(错误码:MapLib:30)

一句话结论:需确认 K7 在当前封装是否有效,无效则改到 MCB bank 内有效引脚

现象

实现时 MapLib:30 报错,MCB_DDR3_rzq 的 LOC 约束 K7 在器件上无对应 site

根因

帖中未明确;回答怀疑封装或器件型号被更改、UCF 被修改,K7 引脚在该封装中不存在或无效

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpZDkSAM/errormaplib30-loc-constraint-k7-on-mcbddr3rzq-is

相关资料

该问题涉及的器件系列(点进去看同系列其他踩坑记录):

Spartan-6 / Spartan-7 →
ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败同一设计两个bit文件一个能跑一个不能跑的原因?

相关标签:Spartan-6 · MCB_DDR3 · UCF · MapLib

就这个问题继续问 AI → ← 返回 AMD 社区问答速查