封装与引脚约束已闭环原帖 3 个回答 · 333 次浏览|器件：Vivado / 9p器件（错误码：HDPR-29）
一句话结论：SNAPPING_MODE自动调整了pblock边界，需确认实际覆盖区域
最靠近pblock的SLICE重配置资源不可用，手动放置LUT后布线报DRC HDPR-29
工具自动开启的SNAPPING_MODE会调整用户pblock边界，用户边界不合理（如分割了PU）导致实际覆盖区域与约束不符
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007a4G0FSAU/%E6%88%91%E5%9C%A89p%E4%B8%8A%E4%BD%BF%E7%94%A8d
相关标签：DFX · pblock · SNAPPING_MODE · HDPR-29
就这个问题继续问 AI → ← 返回 AMD 社区问答速查