fpga.love
EN App
知识库›AMD 社区问答速查›ILA探测10G/25G以太网RX状态时报调试核时钟停止/不稳定

ILA探测10G/25G以太网RX状态时报调试核时钟停止/不稳定

ILA 在线调试已闭环原帖 9 个回答 · 774 次浏览|器件:Vivado 2022.2 / Versal

一句话结论:ILA需稳定不停时钟;经计数器确认原GT时钟未运行

现象

加载比特流后Vivado Hardware Manager报调试核停止/不稳定警告

根因

帖中未明确;提问者后经计数器确认其GT缓冲后时钟未运行

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00007HkQQVSA3/the-debug-core-clock-is-stoppedunstable-error-wh

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK?

相关标签:ILA · Versal · 10G/25G Ethernet · clock

就这个问题继续问 AI → ← 返回 AMD 社区问答速查