fpga.love
EN App
知识库›AMD 社区问答速查›VHDL

VHDL 相关问答

社区里带 VHDL 标签的 7 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

VHDL仿真报错Formal min无实际值或默认值
错误不在所贴代码中,min是bitram实体的输入,问题应在其他封装代码中
Vivado仿真报XSIM 43-4316找不到xil_defaultlib
添加library声明后仍报同样错误,问题未解决
移除ILA后VHDL IP栈随机丢包如何解决
移除ILA后随机丢包,根因未确定
综合后仿真因自定义端口类型报错?
综合后IO仅支持std_logic(_vector),需加wrapper转换
Vivado 2024.2 创建封装IP生成的AXI-Lite代码问题
问题已提交工程团队处理,帖中未给出最终结论
Aurora 64B66B示例中datavalid_neg_r为何用下降沿时钟
疑似IP示例设计缺陷,帖中无官方结论
修改源码后打包IP未反映更改怎么办?
建议将IP打包到工程外部独立目录,并在该处维护源码

相关标签

Vivado 3IP_Packaging 2timing 2xsim 1simulation 1ILA 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(1191 条)