fpga.love
EN App
知识库›AMD 社区问答速查›Synplify

Synplify 相关问答

社区里带 Synplify 标签的 7 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

如何将自定义IP网表导入Vivado BD
提供RTL格式网表,用module reference导入BD
Synplify生成的EDIF超过2.57G导致Vivado链接失败
EDIF过大疑似导致链接失败,建议拆分模块综合
VHDL 如何连接 SV 组端口数组?
建议改用可综合此类数组的 Synplify Pro
如何在约束文件中可靠指定网络名?
建议用SDC约束交由Synplify前向标注UCF,比直接写UCF更省心
Vivado导入EDF网表报Project 1-486黑盒警告
根因未定论,需确认synplify_pro目标器件设置及write_edif执行时机
Synplify打包IP加入Vivado后ILA失效并报Critical Warning
问题源于IP约束重复定义时钟,需修改或删除相关create_clock约束
Synplify打包的IP能否用于Vivado及Identify调试器
回复称IP可能可用但需自行尝试,Identify Debugger仅属Synplify不随Vivado提供

相关标签

Vivado 6Package IP 2SystemVerilog 1VHDL 1timing_constraints 1BD 1UCF 1constraints 1EDF 1black_box 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(4206 条)