IP 打包与升级已闭环原帖 9 个回答 · 149 次浏览|器件：Vivado 2022.2 / Synplify（错误码：TIMING-4, TIMING-27）
一句话结论：问题源于IP约束重复定义时钟，需修改或删除相关create_clock约束
加入Synplify生成的Package IP后ILA不工作，出现TIMING-4/TIMING-27等Critical Warning
Package IP的约束在子模块内部重复创建主时钟CLK_AXI，覆盖了顶层时钟定义
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd000015B5qbKAC/im-adding-package-ipusing-synplify-tool-to-vivad
相关标签：Vivado · Synplify · Package IP · Timing Constraints
就这个问题继续问 AI → ← 返回 AMD 社区问答速查