fpga.love
EN App
知识库›AMD 社区问答速查›signal-integrity

signal-integrity 相关问答

社区里带 signal-integrity 标签的 7 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

XCZU9 MIPI CSI-2 RX 出现 CRC&ECC 错误如何解决
缩短线缆后 CRC&ECC 问题已修复,确认为信号完整性导致的硬件问题
JTAG链检测到12个未知器件如何解决?
加TCK探头电容后检测正常,疑为SI/速度问题,未定论
Virtex 6 PCIe Gen1 x8 出现8b10b和disparity错误无法建链?
问题未解决,疑似信号完整性,待眼图进一步验证
JTAG链30MHz下无法识别FPGA怎么办?
15MHz可用而30MHz不可用,疑为信号完整性或时序问题,需实测排查。
Kintex-7在GEN4插槽链路训练随机降宽如何排查?
怀疑信号完整性问题,建议用协议分析仪和IBERT排查
改MIO16 IO标准为CMOS2v5能修复Tx信号完整性吗?
改IO标准只是改变驱动强度,不是可靠修复,建议改驱动强度设置
多FPGA板间PCIe Gen2链路不稳定如何排查?
疑似信号完整性问题,需先用IBERT眼图确认再调均衡

相关标签

PCIe 3IBERT 2JTAG 2Zynq7000 1MIO 1IO standard 1Kintex-7 1MIPI CSI-2 1ECC 1iMPACT 1Spartan-6 1timing 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(4206 条)