fpga.love
EN App
知识库›AMD 社区问答速查›HP Bank

HP Bank 相关问答

社区里带 HP Bank 标签的 5 条问答，按原帖浏览量排序，逐条给出中文要点与原帖链接。

Kintex UltraScale HP Bank DDR4的VREF引脚如何连接？
VREF引脚需经500Ω或1kΩ电阻接GND，推荐各Bank或各MIG分别连接。
Kintex 7 HP bank 误接 3.3V 会损坏吗？
3.3V 会损坏 HP bank，超出绝对最大额定值不予评估
KC705板载200MHz时钟IOSTANDARD无法分配怎么办？
需按差分对连接两个引脚并使用LVDS标准，而非LVCMOS25
Virtex 7 2000T 引脚如何设为 3.3V 电平
该器件无 HR bank，不支持 3.3V IO，需按 Vcco 实际电压选择 IO 标准
HP bank 能否混用 MIPI_DPHY_DCI 与 LVCMOS18？
帖中未给出经确认的可行方案，仅提出将 SPI 声明为 1.2V 的尝试

相关标签

VCCO 2IOSTANDARD 2Kintex UltraScale 1DDR4 1Kintex7 1KC705 1LVDS 1Vivado 1

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（1876 条）