封装与引脚约束已闭环原帖 9 个回答 · 385 次浏览|器件：Virtex 7 2000T / Vivado
一句话结论：该器件无 HR bank，不支持 3.3V IO，需按 Vcco 实际电压选择 IO 标准
IOStandard 下拉列表中不显示 LVCMOS33，Vcco 改为 3.3V 后仍保持 1.8V
Virtex 7 2000T 不支持任何 HR bank，因此不支持 3.3V IO；且 Vcco 需整 bank 修改，Vivado 中改 Vcco 设置不会改变板卡实际 Vcco
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000076eXkESAU/hii-am-using-virtex-7-2000t-fpga-and-i-want-to-s
相关标签：Virtex7 · IOStandard · Vcco · HP_Bank
就这个问题继续问 AI → ← 返回 AMD 社区问答速查