封装与引脚约束已闭环原帖 9 个回答 · 484 次浏览|器件：Kintex-7 KC705 / Vivado
一句话结论：需按差分对连接两个引脚并使用LVDS标准，而非LVCMOS25
给KC705板载200MHz时钟引脚分配LVCMOS25时无法分配，也找不到LVDS选项
该时钟为差分信号，且所在Bank 33为HP Bank、供电1.5V，不支持LVCMOS25；帖中推测只连接了差分对单端，导致无法选择差分标准
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007FzNzmSAF/hi-i-wanted-to-use-the-inbuilt-200mhz-clock-from
相关标签：KC705 · IOSTANDARD · LVDS · HP Bank
就这个问题继续问 AI → ← 返回 AMD 社区问答速查