fpga.love
EN App
知识库›AMD 社区问答速查›FIFO Generator

FIFO Generator 相关问答

社区里带 FIFO Generator 标签的 5 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

自定义IP综合时出现Designutils 20-1280警告
该警告由参数选择隐藏fifo_generator实例引起
自定义IP集成FIFO Generator综合失败怎么办
改用全局生成FIFO输出可绕过该综合错误,但原因不明
能否在自定义IP内实例化Xilinx IP并连接ZYNQ?
需避免BLACKBOX/OOC问题并重新打包IP,或改为在block diagram中外部实例化
如何从AXI-Stream FIFO向AXI4自定义IP读写数据
帖中仅提及可用AXI DMA或Data Mover转换,未给出具体配置结论
如何打包含可配置子核且支持多器件的IP
帖中仅提及未来xpm_fifo可满足需求,未给出具体方案

相关标签

Vivado 4custom IP 3AXI-Stream 1AXI4 1AXI DMA 1Zynq 1synthesis 1IP_Packaging 1IPI 1XDC 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(4669 条)