IP 打包与升级已闭环原帖 9 个回答 · 596 次浏览|器件：Vivado / Zynq（错误码：Designutils 20-1275; Opt 31-30）
一句话结论：需避免BLACKBOX/OOC问题并重新打包IP，或改为在block diagram中外部实例化
在AXI4自定义外设内实例化FIFO Generator后综合报大量Designutils 20-1275与Opt 31-30错误
帖中未明确；回答建议检查FIFO实例是否带BLACKBOX属性、内部IP是否设为Out of Context，并重新打包自定义IP
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpZdcSAE/possible-to-instantiate-xilinx-ip-inside-custom-
相关标签：Vivado · Zynq · Custom IP · FIFO Generator
就这个问题继续问 AI → ← 返回 AMD 社区问答速查