fpga.love
EN App
知识库›AMD 社区问答速查›DDR2

DDR2 相关问答

社区里带 DDR2 标签的 5 条问答，按原帖浏览量排序，逐条给出中文要点与原帖链接。

两个DDR2控制器共用IODELAY_GROUP导致布局报错如何解决？
为每个MIG DDR2控制器分配唯一的IODELAY_GRP名称即可解决
Artix7上MicroBlaze与MIG DDR2设计内存测试失败
每次内存写入会改变128位宽边界内的内存，根因未确定
Microblaze与自定义IP如何通过PLB总线读写DDR2
帖中仅有重复提问，未给出任何解答或结论
如何消除MIG生成DDR2代码中的时序错误？
帖中未给出最终解决结论，仅记录了调试过程。
MIG 7 DDR2读回数据在valid跳变时被跳过
代码片段不完整，需上传完整testbench才能进一步分析

相关标签

MIG 4MicroBlaze 2IODELAY_GROUP 1PLB 1custom IP 1Artix-7 1timing 1ISE 1

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（6523 条）