fpga.love
EN App
知识库›AMD 社区问答速查›BUFG

BUFG 相关问答

社区里带 BUFG 标签的 5 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

Pblock约束导致placer无法布局报错
pblock需包含所用时钟资源,但根因未确认
1G/10G/25G以太网子系统实现后出现时序失败怎么办?
问题未解决,仅提出排查方向,根因未明确
Clocking Wizard输出930MHz时钟时序不满足如何解决
933MHz超出BUFG上限,需避开BUFG或改用其他方案
VPL HDPR-18:cell 无 Pblock 范围错误
需让 pblock 覆盖 BUFG 单元或避免推断 BUFG
Vivado布线失败:dphy路径时序违例与unroute nets
建议IBUFDS与MMCM不在同一Clock Region时中间插BUFG,问题待dcp分析确认

相关标签

timing 3Vivado 2pblock 2routing 1MMCM 1Vitis 1Ethernet 1constraints 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(1191 条)