封装与引脚约束已闭环原帖 9 个回答 · 552 次浏览|器件：VCK5000 / Vitis（错误码：VPL HDPR-18）
一句话结论：需让 pblock 覆盖 BUFG 单元或避免推断 BUFG
hw_link 构建约4小时后报 no pblock range for the cell 错误
设计中推断出的 empty_n_reg_BUFG_inst 单元需要 BUFG_FABRIC 范围，但未被 pblock_dynamic_region 覆盖
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007bxWMnSAM/vpl-hdpr18-no-pblock-range-for-the-cell-error
相关标签：Vitis · VCK5000 · Pblock · BUFG
就这个问题继续问 AI → ← 返回 AMD 社区问答速查