fpga.love
EN App
知识库›AMD 社区问答速查›Pblock约束导致placer无法布局报错

Pblock约束导致placer无法布局报错

封装与引脚约束社区未闭环原帖 9 个回答 · 1.85K 次浏览|器件:Vivado(错误码:[Place 46-13]; [Place 30-488])

一句话结论:pblock需包含所用时钟资源,但根因未确认

现象

布局阶段报[Place 46-13],超过5%可移动实例无法放置,缩小pblock后仍报错

根因

帖中未明确;回答推测pblock未包含所需时钟资源(BUFG等),但用户反馈扩大范围后仍报错

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpWN1SAM/placer-could-not-place-error-with-pblock-assigni

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签:pblock · placement · BUFG · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查