MIPI CSI-2 TX 时钟与数据通道引脚如何分配？

封装与引脚约束已闭环原帖 9 个回答 · 715 次浏览|器件：Artix UltraScale+ XCAU25P / MIPI D-PHY / MIPI CSI-2 TX

现象

PG260 的 I/O Planning 与 Pin Assignment 两节对 TX 通道引脚选择描述不一致，用户困惑是否必须使用 DBC 引脚

根因

DBC 引脚限制仅适用于 MIPI 接收 IP（如 D-PHY RX、CSI-2 RX）的时钟通道；TX IP 可在所选 HP I/O bank 内任选有效引脚，但同一 CSI-2 TX 接口的引脚映射须落在同一 byte group 内

可尝试的处理步骤

• 在 MIPI D-PHY GUI 的 Pin Assignment 标签页中配置 I/O 引脚选择（该功能仅 UltraScale+ 器件支持，7 系列不支持）
• 为 TX 时钟通道在所选 HP I/O bank 内任选有效引脚，无需限定 DBC 引脚
• 确保单个 MIPI CSI-2 TX 接口的所有引脚映射位于同一 byte group 内，避免跨 byte group 导致实现报错

相关资料

相关标签：MIPI CSI-2 · MIPI D-PHY · Pin Assignment · UltraScale+