封装与引脚约束已闭环原帖 9 个回答 · 430 次浏览|器件：Artix-7 / MIG / DDR3 Micron MT41K64M16TW-107
一句话结论：clk_ref 未正确提供导致校准无法完成，问题已解决
仿真中无任何活动，init_calib_complete 始终为 X
clk_ref 始终为 0，需正确理解 sys_clk 与 ref_clk 的区别
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpdZhSAI/mig-ddr3ck-pin-assignment-problem
相关标签：MIG · DDR3 · simulation · clk_ref
就这个问题继续问 AI → ← 返回 AMD 社区问答速查