封装与引脚约束已闭环原帖 9 个回答 · 649 次浏览|器件：AC701
一句话结论：需按UG952为wrapper信号写XDC，并修正复位与参考时钟引脚
用户搭建PCIe读写BRAM系统，不知如何编写.xdc约束文件
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hphfSSAQ/how-to-make-constraint-file-for-ac701-own-pcie-d
相关标签：AC701 · PCIe · XDC · constraints
就这个问题继续问 AI → ← 返回 AMD 社区问答速查