封装与引脚约束社区未闭环原帖 9 个回答 · 267 次浏览|器件:Vivado / EVB ZCU670
一句话结论:模拟引脚可能不在IO布局中显示,需查原理图确认
Vivado未映射模拟引脚仍成功生成bitstream,且未找到ADC时钟映射
帖中未明确
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5KZ00000hc3Jz0AI/how-to-map-ip-rf-data-converter-analog-input-pin
相关标签:ZCU670 · RFSoC · RF Data Converter · pinout
就这个问题继续问 AI → ← 返回 AMD 社区问答速查